logo móvil
Contáctanos

Un coprocesador acelerado de red neuronal convolucional reconfigurable basado en el conjunto de instrucciones RISC-V

Autores: Wu, Ning; Jiang, Tao; Zhang, Lei; Zhou, Fang; Ge, Fen

Idioma: Inglés

Editor: MDPI

Año: 2020

Descargar PDF

Acceso abierto

Artículo científico
2020

Un coprocesador acelerado de red neuronal convolucional reconfigurable basado en el conjunto de instrucciones RISC-V


Categoría

Ingeniería y Tecnología

Subcategoría

Ingeniería Eléctrica y Electrónica

Palabras clave

Algoritmo
Red neuronal convolucional
Sistema IoT
Coprocesador
Conjunto de instrucciones RISC-V
Aceleración

Licencia

CC BY-SA – Atribución – Compartir Igual

Consultas: 30

Citaciones: Sin citaciones


Descripción
Como un algoritmo típico de inteligencia artificial, la red neuronal convolucional (CNN) se utiliza ampliamente en el sistema de Internet de las Cosas (IoT). Para mejorar la capacidad informática de una CPU de IoT, este documento diseña un coprocesador acelerado por CNN reconfigurable basado en el conjunto de instrucciones RISC-V. Se optimiza la estructura de interconexión de la cadena de aceleración diseñada por los predecesores, y el acelerador se conecta al núcleo de la CPU RISC-V en forma de coprocesador. Se diseñan las instrucciones correspondientes del coprocesador y se establece el entorno de compilación de instrucciones. A través del ensamblaje en línea en lenguaje C, se llaman las instrucciones del coprocesador, se establecen las funciones de la biblioteca de aceleración del coprocesador, y se implementan algoritmos comunes en el sistema de IoT en el coprocesador. Finalmente, se completa la evaluación del consumo de recursos y el análisis del rendimiento del coprocesador en un FPGA de Xilinx. Los resultados de la evaluación muestran que el coprocesador acelerado por CNN reconfigurable solo consume 8534 LUTS, lo que representa el 47.6% del sistema SoC total. El número de ciclos de instrucción requeridos para implementar funciones como convolución y agrupamiento basados en las instrucciones del coprocesador diseñadas es mejor que el uso del conjunto de instrucciones estándar, y la relación de aceleración de la convolución es 6.27 veces la del conjunto de instrucciones estándar.

Otros recursos que podrían interesarte

Temas Virtualpro