Este documento propone un ADC basado en VCO con conformado de ruido de primer orden para frentes de grabación de señales de EEG. Abordando el desafío de aplicar integradores analógicos en procesos avanzados debido a problemas de voltaje bajo, se introduce una estructura de cuantificador de múltiples fases basada en la conversión V-F dentro de la estructura VCO, lo que resulta en un menor consumo de energía analógica en el mismo ancho de bits de salida. Al introducir una forma de codificación de código Gray, los errores causados por la metaestabilidad del circuito se limitan a dentro de 1 bit. Considerando los efectos de artefactos de movimiento y el offset de CC del electrodo, el circuito logra un amplio rango de entrada de 500 m ajustando los coeficientes de retroalimentación. Se fabrica un ADC prototipo utilizando tecnología CMOS de 180 nm, operando a un voltaje de suministro de energía de 1.8 V/1 V, con un consumo de energía de 17.1 W, logrando una relación señal-ruido y distorsión (SNDR) de 62.1 dB y un rango dinámico (DR) de 55.2 dB. El ADC propuesto exhibe un ruido de entrada de 8.64 dentro de un ancho de banda de 0.5 Hz-5 kHz.