Los módulos de potencia paralelos de múltiples chips son muy apreciados en aplicaciones que requieren alta capacidad y alta frecuencia de conmutación. Sin embargo, el desequilibrio dinámico de corriente entre chips paralelos causado por diseños asimétricos limita la capacidad disponible. Este artículo presenta un método para optimizar la distribución dinámica de corriente ajustando las longitudes y puntos de conexión de los cables de unión. Por primera vez, se introducen un modelo de superficie de respuesta y un algoritmo de optimización de restricciones no lineales, junto con un análisis de parámetros basado en métodos de elementos finitos, para establecer los modelos de superficie de respuesta de la inductancia parásita de los cables de unión y DBC (cobre unido directamente). Al aprovechar los objetivos de optimización para la inductancia parásita y las expresiones analíticas de todas las superficies de respuesta, el problema de compartir corriente dinámica se transformó en un problema de optimización restringido no lineal. La solución a este problema de optimización identificó los puntos de conexión óptimos para los cables de unión, mejorando el rendimiento de compartición de corriente dinámica. Se realizaron simulaciones y experimentos, revelando que el módulo de grado automotriz optimizado mostró una reducción significativa en las diferencias de corriente entre ramas paralelas, del 41.7% al 5.03% en comparación con el diseño original. Esto indicó que el esquema de optimización propuesto para ajustar los puntos de conexión de los cables de unión podría mitigar significativamente las disparidades de corriente, mejorando notablemente la uniformidad de la distribución de corriente.