El sistema de números residuales (RNS) es un sistema de números no posicional que permite realizar operaciones de suma y multiplicación de forma rápida y en paralelo. Sin embargo, debido a que el RNS es un sistema de números no posicional, la comparación de magnitudes de números en forma RNS es imposible, por lo que una operación de división y una operación de conversión inversa a una forma posicional que contenga operaciones de comparación de magnitudes también son imposibles. Por lo tanto, el RNS tiene desventajas en que algunas operaciones en RNS, como la conversión inversa a forma posicional, la comparación de magnitudes y la división de números son problemáticas. Uno de los enfoques para resolver este problema es el uso de la función diagonal (DF). En este documento, proponemos un método de construcción de RNS con una forma conveniente de DF, que conduce a cálculos módulo , o y nos permite diseñar implementaciones de hardware eficientes. Construimos una simulación de hardware de comparación de magnitudes y conversión inversa a una forma posicional utilizando RNS con diferentes conjuntos de módulos construidos por nuestro método propuesto, y utilizamos diferentes enfoques para realizar la comparación de magnitudes y la conversión inversa: DF, teorema del resto chino (CRT) y CRT con valores fraccionarios (CRTf). El modelado de hardware se realizó en Xilinx Artix 7 xc7a200tfbg484-2 en Vivado 2016.3 y la estrategia de síntesis estaba altamente optimizada en área. La simulación de hardware de comparación de magnitudes muestra que, para tres módulos, el método propuesto nos permite reducir los recursos de hardware en un 5.98-49.72% en comparación con los métodos conocidos. Para los cuatro módulos, el método propuesto reduce el retraso en un 4.92-21.95% y los costos de hardware el doble en comparación con los métodos conocidos. Una comparación de los resultados de simulación de los conjuntos de módulos propuestos y los conjuntos de módulos equilibrados muestra que el uso de estos conjuntos de módulos propuestos permite reducir hasta el doble el retraso del circuito, aunque, en varios casos, requiere más recursos de hardware que los conjuntos de módulos equilibrados.