55 nm cmos mixed-signal neuromorphic circuits para construir snn reconfigurables energéticamente eficientes
Autores: Quan, Jiale; Liu, Zhen; Li, Bo; Zeng, Chuanbin; Luo, Jiajun
Idioma: Inglés
Editor: MDPI
Año: 2023
Acceso abierto
Artículo científico
2023
55 nm cmos mixed-signal neuromorphic circuits para construir snn reconfigurables energéticamente eficientes
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Desarrollo de redes neuronales pico
Computación neuromórfica en el borde
Eficiencia energética
Utilización de silicio
Plasticidad sináptica
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 41
Citaciones: Sin citaciones
El desarrollo de redes neuronales puntuales inspiradas en el cerebro (SNNs) tiene un gran potencial para aplicaciones de cómputo neuromórfico en el borde, aunque persisten desafíos en la optimización de la eficiencia energética y la utilización del silicio. Los circuitos de neuronas, sinapsis y algoritmos de aprendizaje basados en spikes forman el mecanismo fundamental de procesamiento de información de SNNs. En un esfuerzo por lograr SNNs compactos y biológicamente plausibles mientras se restringe el consumo de energía, proponemos un conjunto de nuevos circuitos de construcción neuromórfica, que incluyen un circuito de neurona analógica de Integración y Disparo con Fuga (LIF), circuitos de sinapsis configurables y circuitos de algoritmos de aprendizaje de Plasticidad Sináptica Impulsada por Spikes (SDSP). Específicamente, exploramos métodos para minimizar la gran corriente de fuga y los efectos de desajuste de dispositivos, y optimizamos el diseño de estos circuitos neuromórficos para permitir un funcionamiento de baja potencia. Se propone un SNN reconfigurable de señal mixta basado en los circuitos de construcción, que permite la configuración flexible de pesos y atributos de sinapsis, lo que resulta en una funcionalidad SNN mejorada y una reducción del consumo de energía innecesario. Este chip SNN se fabrica utilizando tecnología CMOS de 55 nm, y los resultados de las pruebas indican que los circuitos propuestos tienen la capacidad de imitar de cerca los comportamientos de las neuronas LIF, las sinapsis y los mecanismos SDSP. Al configurar matrices sinápticas, establecimos conexiones variadas entre las neuronas en el SNN y demostramos que este chip SNN puede implementar el aprendizaje asociativo del perro de Pavlov y tareas de clasificación binaria, disipando menos energía por spike del orden de Pico Julios por spike a una frecuencia de disparo que va de 30 Hz a 1 kHz. Los circuitos propuestos pueden ser utilizados como bloques de construcción para la construcción de SNNs a gran escala en procesadores neuromórficos.
Descripción
El desarrollo de redes neuronales puntuales inspiradas en el cerebro (SNNs) tiene un gran potencial para aplicaciones de cómputo neuromórfico en el borde, aunque persisten desafíos en la optimización de la eficiencia energética y la utilización del silicio. Los circuitos de neuronas, sinapsis y algoritmos de aprendizaje basados en spikes forman el mecanismo fundamental de procesamiento de información de SNNs. En un esfuerzo por lograr SNNs compactos y biológicamente plausibles mientras se restringe el consumo de energía, proponemos un conjunto de nuevos circuitos de construcción neuromórfica, que incluyen un circuito de neurona analógica de Integración y Disparo con Fuga (LIF), circuitos de sinapsis configurables y circuitos de algoritmos de aprendizaje de Plasticidad Sináptica Impulsada por Spikes (SDSP). Específicamente, exploramos métodos para minimizar la gran corriente de fuga y los efectos de desajuste de dispositivos, y optimizamos el diseño de estos circuitos neuromórficos para permitir un funcionamiento de baja potencia. Se propone un SNN reconfigurable de señal mixta basado en los circuitos de construcción, que permite la configuración flexible de pesos y atributos de sinapsis, lo que resulta en una funcionalidad SNN mejorada y una reducción del consumo de energía innecesario. Este chip SNN se fabrica utilizando tecnología CMOS de 55 nm, y los resultados de las pruebas indican que los circuitos propuestos tienen la capacidad de imitar de cerca los comportamientos de las neuronas LIF, las sinapsis y los mecanismos SDSP. Al configurar matrices sinápticas, establecimos conexiones variadas entre las neuronas en el SNN y demostramos que este chip SNN puede implementar el aprendizaje asociativo del perro de Pavlov y tareas de clasificación binaria, disipando menos energía por spike del orden de Pico Julios por spike a una frecuencia de disparo que va de 30 Hz a 1 kHz. Los circuitos propuestos pueden ser utilizados como bloques de construcción para la construcción de SNNs a gran escala en procesadores neuromórficos.