Concepción y simulación de un ADC SAR de conformación de ruido de 2-entonces-1-bit/ciclo
Autores: Kim, Kihyun; Oh, Sein; Chae, Hyungil
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Concepción y simulación de un ADC SAR de conformación de ruido de 2-entonces-1-bit/ciclo
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Conversor analógico a digital
Tasa de muestreo
Resolución
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 38
Citaciones: Sin citaciones
Se presenta un convertidor analógico-digital (ADC) de aproximación sucesiva con conformación de ruido de 2-then-1-bit/ciclo para alta velocidad de muestreo y alta resolución.
Descripción
Se presenta un convertidor analógico-digital (ADC) de aproximación sucesiva con conformación de ruido de 2-then-1-bit/ciclo para alta velocidad de muestreo y alta resolución.