La multiplicación de matrices es un paso crítico y consumidor de tiempo en muchas aplicaciones de aprendizaje automático. Debido a la diversidad de aplicaciones prácticas, las dimensiones de las matrices generalmente no están fijas. Sin embargo, la mayoría de los métodos de cálculo de matrices, basados en arrays de compuertas programables en campo (FPGA), actualmente utilizan dimensiones de matrices fijas, lo que limita la flexibilidad de los algoritmos de aprendizaje automático en un FPGA. El cuello de botella radica en los recursos limitados del FPGA. Por lo tanto, este documento propone una arquitectura de acelerador para un método de cálculo de matrices con dimensiones cambiables. El concepto de cálculo sincrónico de múltiples matrices permite que los datos de las matrices se procesen de manera continua, lo que mejora las características de computación en paralelo de FPGA y optimiza la eficiencia computacional. Este documento prueba la multiplicación de matrices utilizando el algoritmo de máquina de vectores de soporte (SVM) para verificar el rendimiento de la arquitectura propuesta en la plataforma ZYNQ. Los resultados experimentales muestran que, en comparación con el método de procesamiento de software, la arquitectura propuesta aumenta el rendimiento en 21.18 veces con 9947 dimensiones. La dimensión es cambiable con un valor máximo de 2,097,151, sin cambiar el diseño de hardware. Este método también es aplicable al procesamiento de multiplicación de matrices con otros algoritmos de aprendizaje automático.