Para aumentar el rendimiento de los diseños de cómputo en memoria (CIM), se han adoptado métodos de lectura de múltiples filas para aumentar la computación en la región analógica. Sin embargo, la no linealidad creada al hacerlo degrada la precisión de los resultados obtenidos. Los resultados de la computación CIM deben ser precisos para que los diseños CIM se utilicen en circunstancias de aprendizaje automático que involucren algoritmos complejos y grandes conjuntos de datos. En este estudio, se propone un circuito de compensación de salida de amplio balanceo con fugas de baja computación para mejorar la linealidad en tales circunstancias. El circuito de compensación propuesto está compuesto por un circuito de competencia de corriente (como retroalimentación dinámica de la corriente de descarga de la línea de bits), un espejo de corriente (para separar el capacitor de resultado y proporcionar corriente de carga) y un circuito adicional de pull-down (para una mejor precisión en resultados de alto voltaje). Las mediciones muestran que al aplicar nuestro método, se puede lograr una salida de casi balanceo completo con un decremento de no linealidad del 51.2% en comparación con ninguna compensación. El consumo de energía se reduce en un 36% por ronda en promedio y la corriente de fuga de computación, después de que las líneas de palabras se desactiven durante 1 ns, se reduce al 55% de la que se obtiene al usar métodos convencionales. Se propone una figura de mérito (FOM) para la evaluación de módulos de computación analógica, presentando un indicador integral para la precisión de la computación de tales diseños.