Los modelos de arriba hacia abajo son definidos por arquitectos de hardware para proporcionar información sobre la utilización de diferentes componentes de hardware. El objetivo es aislar a los usuarios de la complejidad de la arquitectura de hardware mientras se les brinda una visión de cuán eficientemente el código utiliza los recursos. En este artículo, exploramos la aplicabilidad de cuatro modelos de arriba hacia abajo definidos para diferentes arquitecturas de hardware que alimentan clústeres HPC de última generación (Intel Skylake, Fujitsu A64FX, IBM Power9 y Huawei Kunpeng 920) y proponemos un modelo para AMD Zen 2. Estudiamos un código CFD paralelo utilizado para producción científica para comparar estos cinco modelos de arriba hacia abajo. Evaluamos el nivel de comprensión alcanzado, la claridad de la información, la facilidad de uso y las conclusiones que cada uno nos permite alcanzar. Nuestro estudio indica que el modelo de arriba hacia abajo dificulta mucho que un analista de rendimiento detecte ineficiencias en códigos científicos complejos sin profundizar en los detalles de microarquitectura.