En instalaciones científicas como aceleradores de partículas, se requiere una sincronización rápida y sin fluctuaciones para activar un gran número de actuadores en el momento adecuado en diversas situaciones. El comportamiento de los sistemas de control y subsistemas puede especificarse utilizando diagramas de estado, que amplían las capacidades de las máquinas de estados finitos permitiendo la concurrencia, una jerarquía de estados y el historial. Por lo tanto, se necesita herramientas para sintetizar esos diagramas para que una nueva configuración de control pueda ser implementada en poco tiempo y de manera libre de errores en los entornos requeridos. En este trabajo, presentamos una herramienta que analiza la especificación de una variante del estándar State Chart XML (SCXML) adaptada a sistemas hardware y produce un código de lenguaje de descripción de hardware (HDL) adecuado para implementar los sistemas de control requeridos utilizando FPGAs. Se proporcionan varias soluciones para abordar las características específicas de los diagramas de estado, como múltiples eventos desencadenantes y superestados concurrentes. También presentamos una arquitectura microprogramada capaz de implementar diagramas de estado definidos como firmware. Finalmente, comparamos las ventajas de cada estrategia en términos de usabilidad, uso de recursos y rendimiento, y evaluamos su aplicabilidad en una instalación específica.