Hardware in the loop es una técnica ampliamente utilizada en electrónica de potencia, que permite probar y depurar en tiempo real (RT) a bajo costo. En este contexto, las matrices de compuertas programables en campo (FPGAs) juegan un papel importante debido a los requisitos de alta velocidad de las simulaciones en tiempo real, en las que la optimización del área también es crucial. Ambas características, área y velocidad, se ven afectadas por los formatos numéricos (NFs) y sus modos de redondeo. En cuanto a las FPGAs, Xilinx es uno de los mayores fabricantes del mundo, que ofrece Vivado como su principal suite de diseño, pero no fue hasta el lanzamiento de Vivado 2020.2 que se incluyó el soporte para las bibliotecas de NF IEEE de VHDL-2008. Este trabajo presenta una evaluación exhaustiva del rendimiento de Vivado 2020.2 en términos de área y velocidad utilizando las bibliotecas nativas IEEE de VHDL-2008 en relación con NF. Los resultados muestran que aunque los NF de punto fijo optimizan el área y la velocidad, si un usuario prefiere el uso de NF de punto flotante, con esta nueva versión, puede ser sintetizado, lo cual no se podía hacer en versiones anteriores de Vivado. Aunque se incluyó el soporte para las bibliotecas nativas IEEE de VHDL-2008 en Vivado 2020.2, aún faltan algunos problemas con respecto a la conversión de NF durante la síntesis, mientras que el soporte para la simulación aún no está incluido.