El uso de sistemas Hardware-in-the-Loop (HIL) implementados en Field Programmable Gate Arrays (FPGAs) está aumentando constantemente debido a sus ventajas en comparación con las técnicas de simulación tradicionales. Este aumento en el uso ha provocado nuevos desafíos relacionados con la mejora de su rendimiento y características como el número de canales de salida, mientras que el precio de los sistemas HIL está disminuyendo. En la actualidad, el uso de Convertidores Digital-Analógico (DACs) de baja velocidad está empezando a ser una posibilidad comercial por dos razones. Una es su menor precio y la otra es su menor conteo de pines, lo que determina el número y precio de los FPGAs necesarios para manejar esos DACs. Este artículo compara cuatro enfoques de filtrado para proporcionar datos adecuados a DACs de baja velocidad, que ayudan a filtrar señales de entrada de alta velocidad, descartando la necesidad de utilizar costosos DACs de alta velocidad, y por lo tanto disminuyendo el costo total de las implementaciones de HIL. Los resultados muestran que la selección del filtro apropiado debería basarse en el tipo de forma de onda de entrada y la importancia relativa de la dinámica versus el área.