Los códigos de comprobación de paridad de baja densidad cuasi-cíclicos (QC-LDPC) se introducen como una solución de codificación de canal físico para canales de datos en la nueva radio 5G (5G NR). Dependiendo del escenario de caso de uso, este estándar propone el uso de una amplia variedad de códigos, lo que impone la necesidad de una alta flexibilidad del codificador. Los códigos LDPC de 5G NR tienen una estructura conveniente y pueden ser codificados eficientemente utilizando sustitución directa y sin multiplicaciones computacionalmente intensivas con matrices densas. Sin embargo, las soluciones de vanguardia para la implementación de hardware de codificador pueden ser ineficientes ya que muchas unidades de procesamiento de hardware permanecen inactivas durante el proceso de codificación. Este documento propone una arquitectura parcialmente paralela novedosa que puede proporcionar una alta eficiencia de uso de hardware (HUE) al tiempo que logra flexibilidad de codificador y soporte para todos los códigos 5G NR. La arquitectura propuesta incluye una red flexible de desplazamiento circular, que es capaz de desplazar un único vector de bits grande o múltiples vectores de bits más pequeños dependiendo del código. La arquitectura del codificador se construyó alrededor del desplazador de forma que múltiples elementos de la matriz de comprobación de paridad puedan ser procesados en paralelo para códigos cortos, proporcionando así casi el mismo nivel de paralelismo que para códigos largos. El cronograma de procesamiento se optimizó para minimizar el tiempo de codificación utilizando el algoritmo genético. El codificador optimizado proporcionó altos rendimientos, baja latencia y hasta la fecha la mejor HUE.