Se presenta un codificación de tolerancia a fallas diferencial para máquinas de estados finitos (FSMs) para mejorar su eficiencia de área. A medida que la tecnología de fabricación de semiconductores continúa reduciéndose, la probabilidad de la ocurrencia de fallas inesperadas en los circuitos integrados ha ido en aumento. Dado que un FSM controla un circuito digital completo, las fallas en los FSMs deben abordarse cuidadosamente. Mientras que la codificación anterior aplica un esquema de tolerancia a fallas a todos los estados en un FSM, la codificación propuesta aplica un esquema de tolerancia a fallas solo a estados específicos dependiendo de su importancia. En comparación con la codificación anterior de tolerancia completa a fallas, la codificación propuesta proporciona una probabilidad de falla comparable con un hardware pequeño al aplicar el esquema de tolerancia a fallas de manera diferente a cada estado. El método propuesto mejora la eficiencia de área en un 36,1%, 43,8%, 49,2%, y 74,6% en comparación con los métodos de no tolerancia a fallas, redundancia de hardware anterior, redundancia de información y redundancia de tiempo, respectivamente. En consecuencia, el método propuesto puede proporcionar una solución flexible al aplicar la tolerancia a fallas de manera diferente según la importancia de los estados.