Este estudio presenta un clasificador de función radial de distancia euclidiana integrado analógico de bajo consumo de energía. La arquitectura de alto nivel está compuesta por varios circuitos de distancia de Manhattan en conexión con un circuito comparador de corriente. Es importante destacar que cada implementación fue diseñada teniendo en cuenta la modularidad y la escalabilidad, acomodando eficazmente variaciones en los parámetros de clasificación. Los principios operativos del clasificador propuesto están detallados meticulosamente, adaptados para implementaciones de bajo consumo de energía, bajo voltaje y completamente ajustables, dirigidos específicamente a aplicaciones biomédicas. Esta metodología de diseño se materializó dentro de un proceso CMOS de 90 nm, utilizando Cadence IC Suite para la gestión integral tanto de los aspectos de diseño esquemático como de diseño de diseño. Durante la fase de verificación, los resultados de simulación posteriores al diseño fueron meticulosamente cotejados con implementaciones de clasificadores basadas en software. Además, se proporciona un estudio comparativo con clasificadores analógicos relacionados. A través de los resultados de simulación y el estudio comparativo, la precisión y sensibilidad de la arquitectura de diseño fueron validadas y confirmadas de manera efectiva.