Dentro del ámbito del procesamiento digital de señales y sistemas de comunicación, los procesadores CORDIC (Computadora Digital de Rotación de Coordenadas) basados en FPGA desempeñan roles fundamentales, aplicados en cálculos trigonométricos y operaciones vectoriales. Sin embargo, los errores suaves se han convertido en una de las principales amenazas en aplicaciones basadas en FPGA de alta confiabilidad, pudiendo degradar el rendimiento y causar fallos en el sistema. Este documento propone un método de clasificación y diagnóstico de fallas para procesadores CORDIC basados en FPGA, aprovechando la Transformada Rápida de Fourier (FFT) y las Redes Neuronales Convolucionales (CNN). El enfoque implica la construcción de conjuntos de datos de clasificación de fallas, optimizando la extracción de características a través de FFT para acortar el tiempo de diagnóstico y mejorar la precisión diagnóstica, y empleando CNN para el entrenamiento y prueba de diagnóstico de fallas. Se prueban diferentes arquitecturas de CNN para explorar y construir el clasificador de fallas óptimo. Los resultados experimentales que abarcan simulación e implementación demuestran la precisión y eficiencia mejoradas en la clasificación y diagnóstico de fallas. El método propuesto proporciona una predicción de fallas con una precisión de más del 98.6% y tiene el potencial de mejorar la confiabilidad y el rendimiento de los sistemas de circuitos CORDIC basados en FPGA, superando métodos de diagnóstico de fallas tradicionales como la Suma de Cuadrados (SoS).