Nuevos circuitos aritméticos de alta velocidad basados en sistemas neuronales de espigas con comunicación a petición implementados en un FPGA de bajo área
Autores: Rangel, José; Anides, Esteban; Vázquez, Eduardo; Sanchez, Giovanny; Avalos, Juan-Gerardo; Duchen, Gonzalo; Toscano, Linda K.
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
Nuevos circuitos aritméticos de alta velocidad basados en sistemas neuronales de espigas con comunicación a petición implementados en un FPGA de bajo área
Categoría
Matemáticas
Subcategoría
Matemáticas generales
Palabras clave
Internet de las cosas
Dispositivos con recursos limitados
Sistemas neuronales de picos
Circuitos aritméticos
Procesador neuromórfico
Velocidades de procesamiento
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 33
Citaciones: Sin citaciones
Durante los últimos años, la demanda de dispositivos de recursos limitados para el internet de las cosas (IoT) ha crecido exponencialmente. Para abordar esta necesidad, se han propuesto varios métodos digitales para mejorar estos dispositivos en términos de área y consumo de energía. A pesar de lograr resultados significativos, la mejora en estos factores sigue siendo una tarea desafiante. Recientemente, se ha visto un área computacional emergente como una solución potencial para mejorar el rendimiento de los circuitos binarios convencionales. En particular, esta área utiliza un método basado en sistemas neuronales de pulsos (SN P) para crear circuitos aritméticos, como sumadores, restadores, multiplicadores y divisores, ya que estos componentes son vitales en muchas aplicaciones de IoT. Hasta la fecha, varios esfuerzos se han dedicado a disminuir el número de neuronas y sinapsis para crear circuitos compactos. Sin embargo, la velocidad de procesamiento es un problema persistente. En este trabajo, proponemos cuatro circuitos aritméticos compactos con altas velocidades de procesamiento. Para evaluar su rendimiento, diseñamos un procesador neuromórfico capaz de realizar cuatro operaciones utilizando conectividad dinámica. Como consecuencia, el procesador neuromórfico propuesto logra velocidades de procesamiento más altas al mantener un bajo consumo de área en comparación con los enfoques existentes.
Descripción
Durante los últimos años, la demanda de dispositivos de recursos limitados para el internet de las cosas (IoT) ha crecido exponencialmente. Para abordar esta necesidad, se han propuesto varios métodos digitales para mejorar estos dispositivos en términos de área y consumo de energía. A pesar de lograr resultados significativos, la mejora en estos factores sigue siendo una tarea desafiante. Recientemente, se ha visto un área computacional emergente como una solución potencial para mejorar el rendimiento de los circuitos binarios convencionales. En particular, esta área utiliza un método basado en sistemas neuronales de pulsos (SN P) para crear circuitos aritméticos, como sumadores, restadores, multiplicadores y divisores, ya que estos componentes son vitales en muchas aplicaciones de IoT. Hasta la fecha, varios esfuerzos se han dedicado a disminuir el número de neuronas y sinapsis para crear circuitos compactos. Sin embargo, la velocidad de procesamiento es un problema persistente. En este trabajo, proponemos cuatro circuitos aritméticos compactos con altas velocidades de procesamiento. Para evaluar su rendimiento, diseñamos un procesador neuromórfico capaz de realizar cuatro operaciones utilizando conectividad dinámica. Como consecuencia, el procesador neuromórfico propuesto logra velocidades de procesamiento más altas al mantener un bajo consumo de área en comparación con los enfoques existentes.