Los algoritmos cuánticos probablemente desempeñarán un papel clave en los futuros entornos de computación de alto rendimiento (HPC). Estos algoritmos suelen expresarse como circuitos cuánticos compuestos por compuertas arbitrarias o como matrices unitarias. Sin embargo, ejecutarlos en dispositivos físicos requiere su traducción a circuitos compatibles con el dispositivo, en un proceso llamado compilación cuántica o síntesis de circuitos, ya que estos dispositivos admiten un número limitado de compuertas nativas.