El diseño del circuito baseband analógico se basa en la tecnología CMOS de 55 nm y está integrado en un transceptor IEEE 802.11ax de cuatro antenas de doble banda concurrente. Un filtro pasa bajo (LPF) del receptor fue multiplexado con un LPF-transmisor de modo que las últimas tres etapas del LPF-receptor de quinto orden se utilizaron por el LPF-transmisor, y el primer amplificador de ganancia programable (PGA) del receptor fue parcialmente multiplexado con el PGA-transmisor de modo que el PGA-receptor y el PGA-transmisor compartían el mismo amplificador operacional y resistencia de entrada, reduciendo así el consumo de energía, ruido, linealidad y área de frecuencia intermedia (IF) del transmisor diseñado por separado. La anchura de banda típica del IF-receptor es de 10/20/40 MHz; la del IF-transmisor es de 12/24/50 MHz. El rango de ganancia del IF-receptor y del IF-transmisor es de 0,1 a 65,5 dB y de -10,1 a 3,98 dB, respectivamente. Bajo un voltaje de 1,5 V, la corriente del IF-receptor es de 3,86 mA. En cuanto al IF-transmisor, la corriente es de 1,78 mA cuando el voltaje de suministro es de 1,5 V. El ruido referido a la entrada (IRN) del IF-receptor en un ancho de banda (BW) de 10 MHz y una ganancia de 62 dB es de 14,52 nV/sqrt Hz, mientras que el IRN del IF-transmisor en un ancho de banda de 10 MHz y una ganancia de -6 dB es de 95,16 nV/sqrt Hz. La capacidad de supresión del circuito de cancelación de offset de CC es de 35,08/80,9/110,1/113 dB. El área del circuito baseband analógico es de 0,17 mm.