Integrando el cifrado hipercaótico de Lorenz con funciones físicamente no clonables de oscilador de anillo (RO-PUFs) para aplicaciones de Internet de las cosas (IoT) de alta velocidad
Autores: Magyari, Alexander; Chen, Yuhua
Idioma: Inglés
Editor: MDPI
Año: 2023
Acceso abierto
Artículo científico
2023
Integrando el cifrado hipercaótico de Lorenz con funciones físicamente no clonables de oscilador de anillo (RO-PUFs) para aplicaciones de Internet de las cosas (IoT) de alta velocidad
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Rendimiento de red
Seguridad
Cifrado
Generadores de números aleatorios verdaderos
FPGA
PCIe
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 43
Citaciones: Sin citaciones
Con la combinación de la demanda de aumento de la capacidad de red y seguridad surge la necesidad de sistemas de alta capacidad de ancho de banda y seguridad incondicional. A través de la combinación de generadores de números aleatorios verdaderos (TRNGs) para valores de semilla únicos, y sistemas hipercaóticos de Lorenz de cuatro dimensiones implementados en un FPGA Intel Stratix 10, podemos implementar esquemas de cifrado/descifrado de 60 MB/s con una pérdida de datos del 0% en un sistema incondicionalmente seguro con el estándar NIST utilizando menos de 400 mW. Además, la implementación de TRNG permite salidas de cifrado únicas para imágenes similares al tiempo que permite un descifrado adecuado. El análisis de histogramas y píxeles adyacentes en imágenes de muestra demuestra que sin la clave, no es posible extraer el texto plano de la imagen cifrada. Este esquema de cifrado se implementó a través de PCIe para pruebas y análisis.
Descripción
Con la combinación de la demanda de aumento de la capacidad de red y seguridad surge la necesidad de sistemas de alta capacidad de ancho de banda y seguridad incondicional. A través de la combinación de generadores de números aleatorios verdaderos (TRNGs) para valores de semilla únicos, y sistemas hipercaóticos de Lorenz de cuatro dimensiones implementados en un FPGA Intel Stratix 10, podemos implementar esquemas de cifrado/descifrado de 60 MB/s con una pérdida de datos del 0% en un sistema incondicionalmente seguro con el estándar NIST utilizando menos de 400 mW. Además, la implementación de TRNG permite salidas de cifrado únicas para imágenes similares al tiempo que permite un descifrado adecuado. El análisis de histogramas y píxeles adyacentes en imágenes de muestra demuestra que sin la clave, no es posible extraer el texto plano de la imagen cifrada. Este esquema de cifrado se implementó a través de PCIe para pruebas y análisis.