Cifrado de transacción AXI para una seguridad mejorada en FPGA
Autores: Lázaro, Jesús; Astarloa, Armando; Muguira, Leire; Bidarte, Unai; Jiménez, Jaime
Idioma: Inglés
Editor: MDPI
Año: 2022
Acceso abierto
Artículo científico
2022
Cifrado de transacción AXI para una seguridad mejorada en FPGA
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Tema: ciberseguridad
Sistemas en un Chip
Cifrado
Cifrado de flujo Trivium
Plataforma Zynq
Extracción de datos
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 23
Citaciones: Sin citaciones
El tema candente actual en ciberseguridad no se limita a las capas de software. A medida que los ataques a los circuitos electrónicos se han vuelto más comunes y peligrosos, el fortalecimiento de los System-on-Chips digitales se ha vuelto crucial. Este artículo presenta un núcleo electrónico novedoso para cifrar y descifrar datos entre dos módulos digitales a través de una conexión Advanced eXtensible Interface (AXI). El núcleo es compatible con AXI y se basa en un cifrado de flujo Trivium. Su implementación ha sido probada en una plataforma Zynq. El núcleo evita la extracción no autorizada de datos mediante el cifrado de datos sobre la marcha. Además, ocupa un área pequeña, 242 LUTs, y, dado que la ruta AXI a AXI del núcleo es completamente combinacional, no interfiere con el rendimiento general del sistema, con una frecuencia de reloj AXI máxima de 175 MHz.
Descripción
El tema candente actual en ciberseguridad no se limita a las capas de software. A medida que los ataques a los circuitos electrónicos se han vuelto más comunes y peligrosos, el fortalecimiento de los System-on-Chips digitales se ha vuelto crucial. Este artículo presenta un núcleo electrónico novedoso para cifrar y descifrar datos entre dos módulos digitales a través de una conexión Advanced eXtensible Interface (AXI). El núcleo es compatible con AXI y se basa en un cifrado de flujo Trivium. Su implementación ha sido probada en una plataforma Zynq. El núcleo evita la extracción no autorizada de datos mediante el cifrado de datos sobre la marcha. Además, ocupa un área pequeña, 242 LUTs, y, dado que la ruta AXI a AXI del núcleo es completamente combinacional, no interfiere con el rendimiento general del sistema, con una frecuencia de reloj AXI máxima de 175 MHz.