logo móvil
Contáctanos

Implementaciones paralelas de cifrados de bloques basados en ARX en unidades de procesamiento gráfico

Autores: An, SangWoo; Kim, YoungBeom; Kwon, Hyeokdong; Seo, Hwajeong; Seo, Seog Chung

Idioma: Inglés

Editor: MDPI

Año: 2020

Descargar PDF

Acceso abierto

Artículo científico
2020

Implementaciones paralelas de cifrados de bloques basados en ARX en unidades de procesamiento gráfico


Categoría

Matemáticas

Subcategoría

Matemáticas generales

Palabras clave

Desarrollo
Dispositivos IoT
Proceso de cifrado
GPU
Algoritmos de cifrado de bloque
Técnicas de optimización

Licencia

CC BY-SA – Atribución – Compartir Igual

Consultas: 22

Citaciones: Sin citaciones


Descripción
Con el desarrollo de la tecnología de la información y comunicación, varios tipos de dispositivos de Internet de las Cosas (IoT) han sido ampliamente utilizados para servicios convenientes. Muchos usuarios con sus dispositivos IoT solicitan varios servicios a los servidores. Por lo tanto, la cantidad de información personal de los usuarios que los servidores necesitan proteger ha aumentado drásticamente. Para proteger rápidamente y de forma segura la información personal de los usuarios, es necesario optimizar la velocidad del proceso de encriptación. Dado que es difícil proporcionar los servicios básicos del servidor mientras se encripta una gran cantidad de datos en la CPU existente, se han considerado varios métodos de optimización paralela que utilizan Unidades de Procesamiento Gráfico (GPUs). En este documento, proponemos varias técnicas de optimización utilizando GPU para la implementación eficiente de algoritmos de cifrado de bloques ligeros en el lado del servidor. Como algoritmo objetivo, seleccionamos HIGHT (alta seguridad y peso ligero), Lightweight Encryption Algorithm (LEA) y CHAM revisado, que son cifradores de bloques basados en Add-Rotate-Xor (ARX), porque se utilizan ampliamente en dispositivos IoT. Utilizamos las características del modo de operación de contador (CTR) para reducir la copia y las operaciones de memoria innecesarias en el entorno de la GPU. Además, optimizamos el uso de memoria aprovechando al máximo la memoria en el chip de la GPU, como registros y memoria compartida, e implementamos la función principal de cada algoritmo objetivo con códigos de ensamblador PTX en línea para maximizar el rendimiento. Con la aplicación de nuestros métodos de optimización y códigos PTX hechos a mano, logramos un excelente rendimiento de encriptación de 468, 2593 y 3063 Gbps para HIGHT, LEA y CHAM revisado en la GPU NVIDIA RTX 2070, respectivamente. Además, presentamos implementaciones optimizadas de Counter Mode Based Deterministic Random Bit Generator (CTR_DRBG), que es uno de los generadores de bits aleatorios determinísticos ampliamente utilizados para proporcionar una gran cantidad de datos aleatorios a los dispositivos IoT conectados. Aplicamos varias técnicas de optimización para maximizar el rendimiento de CTR_DRBG, y logramos una mejora de rendimiento de 52.2, 24.8 y 34.2 veces en comparación con la implementación de CTR_DRBG en el lado de la CPU cuando se utilizan HIGHT-64/128, LEA-128/128 y CHAM-128/128 como algoritmo de cifrado de bloques subyacente de CTR_DRBG, respectivamente.

Otros recursos que podrían interesarte

Temas Virtualpro