Algunas aplicaciones, como los satélites, requieren una potencia ultrabaja y una alta resistencia a la radiación. Desarrollamos una celda SRAM resistente a errores a12Tsoft, TA-Quatro, para ofrecer computación en memoria (IMC) para esas aplicaciones. Basándonos en nuestra celda TA-Quatro, implementamos un circuito IMC para admitir pesos binarios y activaciones ternarias en una sola celda SRAM. Nuestra simulación bajo la tecnología FD-SOI de 28 nm demuestra que el circuito IMC TA-Quatro mantiene una buena estabilidad de IMC con un suministro escalado de 0.7V y logra activación ternaria sin necesidad de convertidores analógico-digitales. Estos avances mejoran significativamente la eficiencia energética del circuito IMC propuesto en comparación con los trabajos de vanguardia.