Este artículo trata sobre el método de calibración de circuitos integrados analógicos (IC) diseñados en nanotecnología CMOS. Se realiza un breve análisis de varios métodos y técnicas (por ejemplo, ajuste de fusibles, estabilización por chopper, técnica de auto-cero, etc.) para la calibración de un parámetro específico de un IC, lo que lleva a la motivación de esta investigación centrada en la calibración digital. Luego, se presenta el principio y diseño general del subcircuito de calibración, que se utilizaba generalmente para calibrar el voltaje de offset de entrada del amplificador operacional (OPAMP). La esencia de este trabajo es la verificación del algoritmo de calibración digital propuesto para minimizar un amplificador diferencial de diferencia totalmente diferencial (FDDA) con voltaje de alimentación = 0.4 V. Se ha realizado la evaluación de muestras de chips prototipados ASIC con resultados probados en silicio. Esta evaluación incluye la comparación de parámetros y características seleccionados obtenidos tanto de simulaciones como de mediciones de configuraciones FDDA no calibradas y calibradas.