Este documento presenta un método de calibración digital para un Convertidor Analógico-Digital de Aproximación Sucesiva (SAR ADC) de conformación de ruido de 10 bits. El método de calibración propuesto está inspirado en su contraparte de Promedio de Peso de Datos (DWA), pero permanece estático, logrando una Linealidad No Integral (INL) similar y una Relación Señal-Ruido (SNR) 1.3 dB mejor en mediciones sin sobremuestreo. Esta ventaja en SNR se mantiene hasta una Relación de Sobremuestreo (OSR) de 2 para el método propuesto, que también ahorra un 50 % de energía. Con una fuente de alimentación de 1.2 V, el ADC consume una potencia de 70 uW a una velocidad de conversión de 50 kHz. Fabricado utilizando tecnología de Capacitor Metal-Oxide-Metal (MOMCAP) de Complemento de Óxido de Metal Complementario (CMOS) de 55 nm, ocupa un área activa de 370 um x 350 um, logrando una INL de 0.3 bits menos significativos (LSB) y una SNR de 66.9 dB con un OSR de 8.