Se propone un amplificador CMOS de ganancia unitaria y cero desplazamiento de voltaje con error de ganancia reducido y PSRR (relación de rechazo de la fuente de alimentación) incrementado. El amplificador utiliza dos mecanismos de alimentación, retroalimentación negativa y alimentación directa positiva de soporte, para lograr una baja desviación de la ganancia unitaria en todo el rango de entrada. El circuito, diseñado en un proceso CMOS estándar de 180 nanómetros y 1,8 voltios, se compara con dos búferes conocidos de topología similar, también diseñados en el mismo proceso. Las simulaciones muestran que, con la misma fuente (1,8 V), potencia (1,2 mW), carga (12 pF), ancho de banda (50 MHz) y área similar (600 um), el búfer propuesto logra el menor error de ganancia (0,3%) y el mayor PSRR (72 dB).