Las memorias direccionables por contenido ternario (TCAMs) basadas en matrices de compuertas programables en campo (FPGAs) son ampliamente utilizadas en aplicaciones de redes de alta velocidad. Sin embargo, las TCAMs no están presentes en las FPGAs de última generación y necesitan ser emuladas en memorias basadas en SRAM (es decir, LUTRAMs y Block RAMs), lo que requiere una gran cantidad de recursos de la FPGA. En este artículo, presentamos una metodología eficiente para implementar TCAMs basadas en FPGA con ahorros significativos de recursos en comparación con los esquemas existentes. La metodología propuesta explota la naturaleza fracturable de las Tablas de Búsqueda (LUTs) y las cadenas de acarreo de slices incorporadas para el mapeo simultáneo de dos reglas y su lógica de coincidencia en una sola slice de FPGA. Varias slices pueden apilarse para construir TCAMs más profundos y anchos de manera modular. La combinación de todas estas técnicas resulta en ahorros significativos en la utilización de recursos en comparación con enfoques existentes.