Baja costo robusto contra errores suaves endurecido D-latch para circuito de tecnología CMOS
Autores: Hatefinasab, Seyedehsomayeh; Rodriguez, Noel; García, Antonio; Castillo, Encarnacion
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Baja costo robusto contra errores suaves endurecido D-latch para circuito de tecnología CMOS
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Error suave
D-latch
Alteración por evento único
Consumo de energía
Retardo
Variaciones de proceso
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 32
Citaciones: Sin citaciones
En este documento, se propone un D-latch endurecido contra errores suaves con un rendimiento mejorado, que también presenta inmunidad a Eventos Únicos de Perturbación (SEU) y Transitorios de Eventos Únicos (SET).
Descripción
En este documento, se propone un D-latch endurecido contra errores suaves con un rendimiento mejorado, que también presenta inmunidad a Eventos Únicos de Perturbación (SEU) y Transitorios de Eventos Únicos (SET).