En este trabajo actual, se diseñan diferentes rectificadores de puente CMOS diferencial acoplado en cruz (CCDD) utilizando tecnología de 32 nm o de Transistor de Efecto Túnel (TFET). Se ha utilizado un PDK comercial para la tecnología de 32 nm, mientras que se han aplicado tablas de búsqueda (LUT) resultantes de un modelo físico para el TFET. Para considerar los efectos parásitos en el rendimiento del circuito, se han dispuesto los circuitos basados en 32 nm, mientras que se ha incluido un modelo parásito en el LUT de TFET para la implementación del circuito. En este trabajo, las simulaciones posteriores al diseño, incluyendo los efectos parásitos, demuestran que para los circuitos CCDD convencionales, la tecnología TFET tiene un rango dinámico (DR) mayor (>60%) y una mejor sensibilidad a 1 V que la tecnología plana de 32 nm. Cabe destacar que, en este caso, la figura de mérito definida por la Eficiencia de Conversión de Voltaje (VCE) y la Eficiencia de Conversión de Potencia (PCE) sigue siendo algo similar. Por otro lado, una topología que propone una mejor VCE a costa de una baja PCE muestra un rendimiento inferior al esperado en 32 nm en comparación con los datos reportados para nodos tecnológicos más grandes (por ejemplo, 180 nm). El circuito basado en TFET muestra una PCE del 70%, una VCE del 82% con un DR de 8 dB (>60%), y la mejor sensibilidad a 1 V en este trabajo. Debido a la condición de bajo sesgo y al buen bloqueo de corriente inversa (canal unidireccional), el TFET ofrece nuevas perspectivas para la topología de rectificador/multiplicador RF-DC, que suelen estar limitadas con la tecnología plana.