El hardware en el bucle (HIL) es una técnica común utilizada para pruebas en electrónica de potencia. Se basa en FPGAs (arrays de compuertas programables en campo) porque permiten alcanzar simulación en tiempo real para frecuencias de conmutación de medias a altas. El área y el retardo de las FPGAs son clave para lograr un compromiso entre rendimiento y precisión. Para minimizar el área y el retardo, la longitud de palabra de señal (WL) es crítica. Además, la longitud de palabra de entrada y salida debe elegirse cuidadosamente porque estas señales provienen de ADCs (convertidores analógico-digitales) o van a DACs (convertidores digital-analógico). En otras palabras, el papel de los ADCs y DACs es la condición límite al asignar todas las longitudes de palabra de señal en un modelo HIL. Esta investigación presenta un método automático para calcular las longitudes de palabra de señal en el modelo correspondiente considerando las condiciones límite de entrada/salida. Este método automático necesita una sola simulación para decidir tanto el ancho entero como fraccionario de cada señal. Nuestro método acelera el proceso, mostrando una ventaja sobre los métodos manuales y aquellos que requieren múltiples simulaciones. El método propuesto se aplica para crear todas las asignaciones de longitud de palabra a las señales involucradas en un modelo de convertidor de buck codificado en punto fijo, lo que muestra su viabilidad.