Este documento presenta una plataforma que genera automáticamente aceleradores de hardware personalizados para redes neuronales convolucionales (CNN) implementadas en dispositivos de matriz de compuerta programable en campo (FPGA). Incluye una interfaz de usuario para configurar y gestionar estos aceleradores. La plataforma presentada aquí puede realizar todos los procesos necesarios para diseñar y probar aceleradores de CNN a partir de la descripción de la arquitectura de CNN a niveles de capa y parámetros internos, entrenando la arquitectura deseada con cualquier conjunto de datos y generando los archivos de configuración requeridos por la plataforma. Con estos archivos, puede sintetizar el nivel de transferencia de registros (RTL) y programar el acelerador de CNN personalizado en el dispositivo FPGA para su prueba, lo que permite generar aceleradores de CNN personalizados de forma rápida y sencilla. Todos los procesos, excepto la descripción de la arquitectura de CNN, están completamente automatizados y son realizados por la plataforma, que gestiona software de terceros para entrenar la CNN y sintetizar y programar el RTL generado. La plataforma ha sido probada con la implementación de algunas de las arquitecturas de CNN encontradas en el estado del arte para conjuntos de datos gratuitos como MNIST, CIFAR-10 y STL-10.