Un esquema de auto-calibración ajustable de primer plano para convertidor analógico-digital de registro de aproximación sucesiva dividida
Autores: Park, Joonsung; Lee, Jiwon; Abraham, Jacob A.; Kim, Byoungho
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
Un esquema de auto-calibración ajustable de primer plano para convertidor analógico-digital de registro de aproximación sucesiva dividida
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Desajuste de condensador
Proceso de fabricación
CDAC
ADC SAR
Técnica de autorregulación en primer plano
Condensadores variables
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 50
Citaciones: Sin citaciones
La desigualdad de capacitores entre diversos defectos causados por variaciones en el proceso de fabricación afecta significativamente la linealidad del arreglo de capacitores utilizado para implementar el convertidor digital-analógico capacitivo (CDAC) en el convertidor analógico-digital de aproximación sucesiva (SAR ADC).
Descripción
La desigualdad de capacitores entre diversos defectos causados por variaciones en el proceso de fabricación afecta significativamente la linealidad del arreglo de capacitores utilizado para implementar el convertidor digital-analógico capacitivo (CDAC) en el convertidor analógico-digital de aproximación sucesiva (SAR ADC).