Un atenuador de jitter de doble bucle totalmente digital, compacto y rentable para aplicaciones de construcción fuera de la prueba
Autores: Kim, Seungjun; Jin, Junghoon; Kim, Jongsun
Idioma: Inglés
Editor: MDPI
Año: 2022
Acceso abierto
Artículo científico
2022
Un atenuador de jitter de doble bucle totalmente digital, compacto y rentable para aplicaciones de construcción fuera de la prueba
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Atenuador de fluctuaciones de doble bucle
Interpolador de fase digital
Recuperación de reloj
Bucle de retardo multiplicador de múltiples fases
Atenuación de fluctuaciones
Proceso CMOS
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 29
Citaciones: Sin citaciones
Se presenta un atenuador de jitter de doble bucle CMOS digital compacto y de bajo consumo de energía para aplicaciones de prueba incorporada de bajo costo, como pruebas paralelas de múltiples dispositivos bajo prueba (DUT).
Descripción
Se presenta un atenuador de jitter de doble bucle CMOS digital compacto y de bajo consumo de energía para aplicaciones de prueba incorporada de bajo costo, como pruebas paralelas de múltiples dispositivos bajo prueba (DUT).