Arquitectura de baja latencia y errores mínimos para funciones de cómputo paralelo similares con entradas de punto flotante de alta precisión
Autores: Liu, Ming; Fu, Wenjia; Xia, Jincheng
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Arquitectura de baja latencia y errores mínimos para funciones de cómputo paralelo similares con entradas de punto flotante de alta precisión
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Arquitectura propuesta
Metodología QH CORDIC
Cálculo de funciones
Logaritmo
Multiplicación
Operaciones de exponente
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 32
Citaciones: Sin citaciones
Este artículo propone una arquitectura novedosa para el cálculo de funciones basada en la metodología QH CORDIC (Computadora Digital de Rotación de Coordenadas Hiperbólicas de Cuádruple Paso Adelante). La arquitectura propuesta convierte el cálculo directo de la función en operaciones de logaritmo, multiplicación y exponenciación. La metodología QH CORDIC es una variante paralela del algoritmo CORDIC tradicional. El CORDIC tradicional sufre de larga latencia y gran área, mientras que el QH CORDIC tiene una latencia mucho menor. El cálculo de las funciones ln y se logra con el QH CORDIC. Para resolver el problema del rango limitado de convergencia del QH CORDIC, este artículo emplea dos técnicas específicas para ampliar el rango de convergencia de las funciones ln y , lo que hace posible manejar entradas de punto flotante de alta precisión. En este artículo se traza el modelado de hardware de la función utilizando el QH CORDIC. Bajo la biblioteca de celdas estándar de 65 nm de TSMC, este artículo diseña y sintetiza un circuito de referencia. Los resultados de la implementación ASIC muestran que la arquitectura propuesta tiene 30 órdenes de magnitud más de error relativo máximo y error relativo promedio que el estado del arte. Además, la arquitectura propuesta también es superior al estado del arte en cuanto a latencia, longitud de palabra y eficiencia energética (potencia x latencia x período / bits eficientes).
Descripción
Este artículo propone una arquitectura novedosa para el cálculo de funciones basada en la metodología QH CORDIC (Computadora Digital de Rotación de Coordenadas Hiperbólicas de Cuádruple Paso Adelante). La arquitectura propuesta convierte el cálculo directo de la función en operaciones de logaritmo, multiplicación y exponenciación. La metodología QH CORDIC es una variante paralela del algoritmo CORDIC tradicional. El CORDIC tradicional sufre de larga latencia y gran área, mientras que el QH CORDIC tiene una latencia mucho menor. El cálculo de las funciones ln y se logra con el QH CORDIC. Para resolver el problema del rango limitado de convergencia del QH CORDIC, este artículo emplea dos técnicas específicas para ampliar el rango de convergencia de las funciones ln y , lo que hace posible manejar entradas de punto flotante de alta precisión. En este artículo se traza el modelado de hardware de la función utilizando el QH CORDIC. Bajo la biblioteca de celdas estándar de 65 nm de TSMC, este artículo diseña y sintetiza un circuito de referencia. Los resultados de la implementación ASIC muestran que la arquitectura propuesta tiene 30 órdenes de magnitud más de error relativo máximo y error relativo promedio que el estado del arte. Además, la arquitectura propuesta también es superior al estado del arte en cuanto a latencia, longitud de palabra y eficiencia energética (potencia x latencia x período / bits eficientes).