Los investigadores han logrado una excelente eficiencia de compresión en tiempos recientes al implementar un algoritmo de compresión más complicado debido al rápido desarrollo de la compresión de video. Como resultado, el próximo modelo de compresión de video, Codificación de Video de Alta Eficiencia (HEVC), proporciona una salida de video de alta calidad mientras requiere menos ancho de banda. Sin embargo, la implementación de la técnica de intra-predicción en HEVC requiere una complejidad de procesamiento significativa. Esta investigación proporciona una solución de arquitectura de hardware completamente en serie capaz de comprimir en tiempo real para minimizar la complejidad computacional. Todas las tamaños de unidades de predicción de , , , y , y todos los modos planares, angulares y DC son compatibles con la solución propuesta. Los resultados de síntesis mapeados a Xilinx Virtex 7 revelan que nuestra solución puede generar una salida en tiempo real con 210 cuadros por segundo (FPS) a una resolución llamada Full High Definition (FHD), o 52 FPS a una resolución llamada 4K, mientras opera a una frecuencia máxima de 232 Mhz.