Para las arquitecturas de desfase existentes de un transmisor totalmente digital (ADTx), la velocidad de muestreo requerida de la señal es demasiado alta, lo que aumenta la dificultad del procesamiento de modulación de ancho de pulso de radiofrecuencia digital (RF-PWM). En este artículo, presentamos una arquitectura de desfase basada en el método RF-PWM paralelo para un ADTx. A través de la interpolación de polifase, dos señales de desfase de banda base se dividen en múltiples señales de baja tasa para procesar simultáneamente. Las señales de desfase paralelas se modulan y codifican para obtener señales paralelas de 1 bit, que se transmiten respectivamente a transceptores multigigabit (MGT) para generar dos pulsos de alta velocidad de dos niveles con diferentes fases. Finalmente, se sintetiza un pulso de alta velocidad de tres niveles y se amplifica a través del amplificador de potencia conmutado. A través de este esquema paralelo, la velocidad de muestreo del procesamiento de señales digitales de RF-PWM se reduce de manera efectiva. Además, para explorar un método de codificación de pulsos, la arquitectura de desfase se combina con una comparación de cruce por cero a través de un cálculo de ángulo y un juicio de cuadrante, lo que simplifica el proceso de modulación y codificación. Además, se analiza el impacto del orden del subfiltro y el número de caminos paralelos en el rendimiento del sistema. Los resultados de la simulación muestran que para una señal 16QAM con un ancho de banda de banda base de 20 MHz y una frecuencia portadora de 200 MHz, la relación de potencia del canal adyacente (ACPR) está por debajo de -45 dBc y la magnitud del vector de error (EVM) está por debajo del 1% en el esquema propuesto.