Este documento presenta el marco algorítmico para un prototipo de audífono multimodal diseñado en un Array de Puertas Programables en Campo (FPGA), específicamente el FPGA AMD RFSOC4*2, y evalúa el rendimiento del transmisor a través de estudios de simulación. La arquitectura propuesta integra entradas de audio y video, las procesa utilizando algoritmos avanzados y emplea el protocolo de comunicación 5G New Radio (NR) para subir la señal procesada a la nube. La transmisión principal utiliza Multiplexación por División de Frecuencia Ortogonal (OFDM), un algoritmo que multiplexa eficazmente las señales procesadas en varias frecuencias ortogonales, mejorando la eficiencia del ancho de banda y reduciendo la interferencia. El diseño se divide en diferentes módulos como la señal de referencia de sonido (SRS), la señal de referencia de desmodulación (DMRS), el canal de difusión física (PBCH) y el canal físico compartido de enlace ascendente (PUSCH). El algoritmo de modulación ha sido optimizado para las capacidades de procesamiento paralelo de FPGA, lo que lo hace más adecuado para los requisitos de audífono en términos de baja latencia. El algoritmo optimizado logra un tiempo de transmisión de solo 4.789 ms y utiliza menos recursos de hardware, mejorando el rendimiento de manera rentable y eficiente en energía.