Este documento propone una serie de diseños de circuitos de raíz cuadrada aproximados con alta precisión, baja latencia, baja área y bajos requisitos de disipación de energía. Los diseños propuestos están construidos utilizando una serie de elementos de celdas de suma-resta controladas con versiones exactas y aproximadas. La utilidad de los diseños propuestos se evalúa utilizando un ejemplo de aplicación de mejora de contraste de imagen con resultados satisfactorios demostrables y grandes relaciones señal-ruido máxima y valores de similitud estructural. La precisión y las características de hardware de los diseños propuestos de raíz cuadrada también se analizan y se comparan con los diseños de raíz cuadrada aproximados propuestos previamente. Cuando se aplican a un radicando de 16 bits (el número bajo el símbolo de raíz cuadrada), los diseños propuestos tienen las tasas de error más bajas, distancias de error medio normalizadas y distancias de error relativo medio en al menos 1.8 veces en comparación con todos los métodos anteriores que utilizan el mismo número de celdas aproximadas. Cuando los diseños se sintetizaron utilizando Synopsys Design Compiler con un proceso CMOS a granel de 28 nm, las características de retraso, área, potencia y producto de potencia-retraso superan a todos los diseños anteriores en todos los casos excepto en algunos. Estos resultados demuestran que los diseños propuestos permiten el uso de una amplia gama de diseños aproximados con diferentes características de precisión y sobrecarga de hardware, y se puede seleccionar un diseño adecuado en función de los requisitos de diseño del usuario.