Los dispositivos semiconductores y la tecnología de información binaria alcanzan sus límites establecidos por el tamaño atómico de la miniaturización, la velocidad de cálculo y el principio fundamental de disipación de energía por procesamiento de bits. Por lo tanto, se deben investigar nuevas tecnologías en el diseño lógico y enfoques matemáticos. La aplicación de la lógica de múltiples valores (MVL) en el diseño lógico permite desarrollar compuertas y circuitos con más de dos estados estables. Esto permite empaquetar una densidad de información sin precedentes. Basándose en esta idea, se considera una nueva técnica de construcción de matrices lógicas programables (PLA) basada en unidades MVL. El aspecto único de esta técnica es la aplicación de la expresión recurrente generalizada de Reed-Muller (GRME) para la representación de funciones MVL. Se considera y aplica el procedimiento recurrente para la construcción de esta expresión en el desarrollo de PLA. La estructura propuesta de PLA consta de dos bloques que son el bloque de memoria y el bloque lógico. En este documento, también se considera la posibilidad de utilizar los ferroeléctricos para la implementación de celdas del bloque de memoria de PLA. El desarrollo de compuertas con múltiples estados estables es posible gracias a la capacidad de los ferroeléctricos de fijar la polarización como una secuencia de estados estables.