En este artículo, se diseña una antena de parche monopolo y se analiza la estructura de la antena. El proceso de fabricación adopta la tecnología de proceso CMOS de TSMC de 0.18 m. Se propone un conductor magnético artificial (AMC) en la capa M1 en este artículo para aumentar la ganancia de radiación y reducir la magnitud del coeficiente de reflexión (S11) para el ajuste de impedancia y el rendimiento de la antena. Este método puede compensar la eficiencia de radiación y los beneficios de la antena en chip que se ven afectados por la alta constante dieléctrica y la baja resistividad del sustrato de silicio del proceso CMOS. La antena diseñada en este artículo obtiene un ancho de banda simulado de 37.5 GHz a 69.5 GHz utilizando el Software de Simulación Electromagnética, y el ancho de banda fraccional del diseño es del 60%. Entre ellos, 62 GHz muestra un valor máximo de ganancia de -2.64 dBi. Las mediciones reales han confirmado que el coeficiente de reflexión de la antena en el chip propuesto en este artículo es el mismo que la tendencia de simulación, y se obtiene un ancho de banda más amplio de 20.9 GHz a 67 GHz, con un ancho de banda fraccional del 104.89%. Este ancho de banda cubre las frecuencias de aplicación de ondas milimétricas de 28 GHz, 38 GHz y 60 GHz.