Las aplicaciones web y las transacciones comerciales en línea han crecido enormemente en los últimos años. Como resultado, los ciberataques se han convertido en una gran amenaza para los servicios digitales que son esenciales para nuestra sociedad. Para minimizar los riesgos de los ciberataques, se despliegan muchas contramedidas en nodos informáticos y dispositivos de red. Una de esas contramedidas es el firewall, que está diseñado con dos enfoques arquitectónicos principales: software que se ejecuta en computadoras estándar o integradas, o hardware especialmente diseñado para el propósito, como los Circuitos Integrados Específicos de Aplicación (ASIC). Los firewalls basados en software ofrecen una alta flexibilidad y pueden ser fácilmente adaptados a hardware actualizable, pero no pueden manejar altas velocidades de datos. Por otro lado, los firewalls basados en hardware pueden procesar datos a velocidades muy altas, pero son caros y difíciles de actualizar, lo que resulta en una vida útil corta. Para abordar estos problemas, exploramos el uso de una arquitectura de Array de Puertas Programables en Campo (FPGA), que ofrece características de baja latencia y alto rendimiento junto con una fácil actualización, convirtiéndola en una alternativa más equilibrada a otros sistemas programables, como las Unidades de Procesamiento Gráfico (GPU) o microcontroladores. En este documento, presentamos un analizador de paquetes diseñado en la placa de desarrollo FPGA KC705 producida por Xilinx, que puede analizar tramas Ethernet, verificar los campos de las tramas contra un conjunto de reglas definidas por el usuario y calcular estadísticas de las tramas Ethernet recibidas con el tiempo. El sistema tiene una velocidad de transferencia de datos de 1 Gbit/s (con resultados preliminares de tasas de datos aumentadas a 10 Gbit/s) y ha sido probado con éxito tanto con tramas Ethernet generadas ad hoc como con tráfico web real al conectar el analizador de paquetes a internet.