En este documento se propone un modelo lineal preciso del circuito de recuperación de reloj y datos (CDR) basado en el detector de fase Mueller-Muller (MMPD), que analiza varios puntos críticos del CDR, incluida la linealización del MMPD y la ganancia del votante. Utilizando nuestra técnica, la fluctuación entre el reloj de recuperación y los datos de entrada se puede estimar con una precisión de sub-picosegundos, como se demuestra en los resultados de simulación de un CDR de cuarto de tasa de 56 Gb/s implementado en 28 nm CMOS.