Una de las principales técnicas para depurar convertidores de potencia es el hardware en bucle cerrado (HIL), que se utiliza para la emulación en tiempo real. Los arrays de compuertas programables en campo (FPGA) son las plataformas de diseño más comunes debido a su capacidad de aceleración. En este caso, los anchos de las señales deben elegirse cuidadosamente para optimizar el área y la velocidad. Con este propósito, la aritmética de punto fijo es una de las mejores opciones porque, aunque el tiempo de diseño es alto, permite la personalización del número de bits en cada señal. La representación de variables de estado en convertidores de potencia ha sido estudiada previamente, sin embargo, otras señales, como las señales de retroalimentación, también pueden tener una gran influencia porque transmiten el valor de una variable de estado al resto, y viceversa. Este artículo presenta un análisis del número de bits en las señales de retroalimentación de un convertidor elevador, pero las conclusiones pueden ser aplicables a otros convertidores de potencia. El propósito de este trabajo es estudiar cuántos bits son necesarios para evitar la pérdida de información, pero también sin desperdiciar bits. Los errores de las variables de estado se obtienen con diferentes tamaños de señales de retroalimentación. Estos muestran que los errores en cada variable de estado tienen patrones similares. Cuando el número de bits aumenta, el error disminuye hasta cierto número de bits, donde aparece un error casi constante. Sin embargo, cuando los bits disminuyen, el error aumenta linealmente. Además, los resultados muestran que hay una relación directa entre el número de bits en las señales de retroalimentación y las entradas del convertidor en el error global. Finalmente, se da un criterio de diseño para elegir el ancho óptimo para cada señal de retroalimentación, sin desperdiciar bits.