La memoria flash 3D-NAND proporciona una alta capacidad por unidad de área apilando celdas 2D-NAND con una estructura plana. Sin embargo, debido a la naturaleza del proceso de laminación, la frecuencia de ocurrencia de errores varía dependiendo de cada capa o ubicación física de la celda. Este fenómeno se hace más pronunciado a medida que aumenta el número de operaciones de escritura/borrado de la memoria flash. El código de corrección de errores (ECC) se utiliza para la corrección de errores en la mayoría de los dispositivos de almacenamiento basados en flash, como los SSD (Unidad de Estado Sólido). Dado que este método proporciona un nivel constante de protección de datos para todas las páginas de memoria flash, hay una limitación en la memoria flash 3D-NAND, donde la tasa de error varía dependiendo de la ubicación física. En consecuencia, en este documento, las páginas y capas con tasas de error variables se clasifican en grupos utilizando el algoritmo de aprendizaje automático k-means, y a cada grupo se le asigna un nivel diferente de fuerza de protección de datos. Clasificamos páginas y capas en función del número de ocurrencias de errores medido al final de la prueba de resistencia, y para las áreas vulnerables a errores, se muestra como ejemplo proporcionar una fuerza de protección de datos diferenciada agregando datos de paridad a la raya. Además, las áreas vulnerables a errores de retención se identifican en función de las tasas de errores de retención, y las tasas de errores de bits se reducen significativamente a través de nuestra política de ubicación de datos consciente de caliente/frío. Mostramos que las políticas propuestas de protección de datos diferencial y de ubicación de datos consciente de caliente/frío mejoran la fiabilidad y la vida útil de la memoria flash 3D-NAND en comparación con el esquema de protección de datos existente tipo ECC o RAID.