Este documento presenta un estudio de inyección de fallos a nivel de transferencia de registro (RTL) del subsistema de memoria interna del procesador LEON3 bajo alteraciones de eventos únicos (SEUs). El análisis se centra en cuatro componentes clave: la caché de instrucciones (I-cache), la caché de datos (D-cache), la interfaz de control del bus AHB y el controlador de memoria (MCTRL), todos los cuales están desprotegidos en la configuración estándar del LEON3. Utilizando el marco de inyección de fallos NETFI+, se inyectan SEUs de múltiples ciclos en elementos secuenciales a través de estos bloques mientras se ejecuta un benchmark intensivo en memoria. Los resultados muestran que la interfaz AHB es extremadamente frágil, con cada fallo causando una falla en la ejecución. El controlador de memoria, aunque arquitectónicamente invisible, induce frecuentemente trampas precisas de SPARC V8 como desbordamiento de ventana e instrucción ilegal a través de la corrupción indirecta de la ruta de datos. La caché de datos se identifica como la principal fuente de corrupción silenciosa de datos (SDC), mientras que la caché de instrucciones exhibe un enmascaramiento natural parcial pero sigue siendo susceptible a errores de flujo de control. Estos hallazgos destacan el impacto desproporcionado de la lógica de protocolo y controladores desprotegidos en la fiabilidad del sistema e informan estrategias de endurecimiento específicas para sistemas embebidos basados en LEON3 en entornos propensos a la radiación.