Para sistemas de señal mixta, identificar los bloques de circuitos analógicos y digitales en la lista de red a nivel de transistor tiene muchos beneficios para el análisis y la verificación del sistema. Sin embargo, los enfoques existentes aún tienen dificultades para manejar diseños de señal mixta grandes con millones de transistores, especialmente cuando se incluyen múltiples patrones de estructuras analógicas. En este documento, proponemos una metodología eficiente de reconocimiento de estructuras para apoyar el análisis de diseños altamente complejos con diversas estructuras de circuitos y diferentes dispositivos. Para abordar la complejidad de casos reales, se proponen en este trabajo una metodología de análisis basada en particiones jerárquicas y una técnica de detección rápida basada en codificación. Para determinar correctamente el límite de las estructuras analógicas y digitales, proponemos un método de partición de conexión de corriente continua mejorado (DCC) y lo combinamos con el flujo de análisis de estructuras analógicas. Los dispositivos no transistores, como resistencias y condensadores, también se incluyen en nuestro flujo de reconocimiento para mejorar la capacidad y precisión de reconocimiento. Como se demostró con dos casos industriales, los modelos de comportamiento generados a partir de los resultados de reconocimiento de estructuras ayudan a mejorar la eficiencia de la verificación del sistema AMS.