Análisis digital de LDO y diseño de oscilador de un LSB todo estable con alta PSR
Autores: Vasudevan, Utsav; Rincón-Mora, Gabriel A.
Idioma: Inglés
Editor: MDPI
Año: 2024
Acceso abierto
Artículo científico
2024
Análisis digital de LDO y diseño de oscilador de un LSB todo estable con alta PSR
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Digital
LDO
Reguladores
Mecanismos de retroalimentación
Estabilidad
Contador de sustracción de errores
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 30
Citaciones: Sin citaciones
Los reguladores digitales de caída baja (LDO) son populares en la investigación actual como soluciones compactas de suministro de energía. Este artículo proporciona un enfoque único para analizar la mecánica de retroalimentación digital de los LDO y la estabilidad, para reducir la ondulación de voltaje y extender la velocidad de funcionamiento sobre el estado del arte. Se propone un novedoso contador de sustracción de error para mejorar exponencialmente el tiempo de respuesta de cualquier LDO digital, mantener estable el bucle fuera de los límites de funcionamiento típicos y aumentar el rechazo de la fuente de alimentación (PSR). Esto aprovecha el hecho de que los LDO digitales son fundamentalmente osciladores de relajación de un bit en estado estable. La teoría y las simulaciones muestran cómo los convertidores analógico-digitales (ADC) y digitales-analógicos (DAC) en estos sistemas afectan la estabilidad. Cuando se compromete, un LDO digital produce oscilaciones de sub-reloj no controladas en la salida que el contador de sustracción de error propuesto elimina.
Descripción
Los reguladores digitales de caída baja (LDO) son populares en la investigación actual como soluciones compactas de suministro de energía. Este artículo proporciona un enfoque único para analizar la mecánica de retroalimentación digital de los LDO y la estabilidad, para reducir la ondulación de voltaje y extender la velocidad de funcionamiento sobre el estado del arte. Se propone un novedoso contador de sustracción de error para mejorar exponencialmente el tiempo de respuesta de cualquier LDO digital, mantener estable el bucle fuera de los límites de funcionamiento típicos y aumentar el rechazo de la fuente de alimentación (PSR). Esto aprovecha el hecho de que los LDO digitales son fundamentalmente osciladores de relajación de un bit en estado estable. La teoría y las simulaciones muestran cómo los convertidores analógico-digitales (ADC) y digitales-analógicos (DAC) en estos sistemas afectan la estabilidad. Cuando se compromete, un LDO digital produce oscilaciones de sub-reloj no controladas en la salida que el contador de sustracción de error propuesto elimina.