Análisis de sensibilidad de errores suaves basado en FPGA SRAM de 40 nm
Autores: Xiong, Xu; Du, Xuecheng; Zheng, Bo; Chen, Zhi; Jiang, Wei; He, Sanjun; Zhu, Yixin
Idioma: Inglés
Editor: MDPI
Año: 2022
Acceso abierto
Artículo científico
2022
Análisis de sensibilidad de errores suaves basado en FPGA SRAM de 40 nm
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Errores suaves
Radiación
Basado en SRAM
Arrays de compuertas programables en campo
FPGAs
Efectos de evento único
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 24
Citaciones: Sin citaciones
Los errores suaves inducidos por radiación son la principal amenaza para la fiabilidad de las matrices de compuertas programables en campo (FPGAs) basadas en SRAM. Se realizó un análisis más detallado de la sensibilidad a errores suaves de la FPGA basada en SRAM de 40 nm. Se introdujeron métodos experimentales para el módulo lógico configurable, las celdas de memoria configurables y la RAM en bloque para medir los efectos de eventos únicos (SEEs) inducidos por partículas alfa utilizando una fuente de radiación de Amercio. Se calcularon las secciones transversales de interrupción de eventos únicos (SEU) y de interrupción funcional de eventos únicos (SEFI) de diferentes bloques funcionales para discutir los mecanismos de falla de la FPGA. Los resultados de las pruebas de SEEs para el dispositivo FPGA basado en el proceso CMOS de 40 nm son significativos.
Descripción
Los errores suaves inducidos por radiación son la principal amenaza para la fiabilidad de las matrices de compuertas programables en campo (FPGAs) basadas en SRAM. Se realizó un análisis más detallado de la sensibilidad a errores suaves de la FPGA basada en SRAM de 40 nm. Se introdujeron métodos experimentales para el módulo lógico configurable, las celdas de memoria configurables y la RAM en bloque para medir los efectos de eventos únicos (SEEs) inducidos por partículas alfa utilizando una fuente de radiación de Amercio. Se calcularon las secciones transversales de interrupción de eventos únicos (SEU) y de interrupción funcional de eventos únicos (SEFI) de diferentes bloques funcionales para discutir los mecanismos de falla de la FPGA. Los resultados de las pruebas de SEEs para el dispositivo FPGA basado en el proceso CMOS de 40 nm son significativos.