El mapa autoorganizado (SOM) es un tipo de red neuronal artificial que proporciona un mapeo no lineal desde un espacio de entrada de alta dimensión dado a un mapa de baja dimensión de neuronas para el agrupamiento. La agrupación de vectores de alta dimensión es demasiado lenta para SOM cuando se implementa en software. En tales casos, un acelerador SOM de hardware específico de la aplicación es muy deseable. La implementación en una matriz de compuertas programable en campo (FPGA) es una plataforma popular para implementar hardware SOM. En nuestro trabajo anterior, se propuso una arquitectura SOM de hardware anidada, que tiene una estructura modular homogénea para mejorar la capacidad de expansión. Este artículo investiga el impacto de la arquitectura SOM de hardware anidada en las herramientas de implementación de FPGA que realizan síntesis lógica, ubicación y enrutamiento (PAR). Los experimentos revelaron que la arquitectura anidada proporcionó mejores resultados en el uso de recursos y rendimiento. El uso de recursos de FPGA de la arquitectura anidada fue del 97,2% del diseño plano en promedio. Importante, la arquitectura anidada operaba a frecuencias de reloj un 10% más altas en comparación con los diseños SOM planos. Además, se mejoró la computación en pipeline aumentando las etapas de pipeline para que opere con una frecuencia de reloj más alta. La frecuencia de reloj operativa era de 81 MHz, que era 21 MHz más alta que su predecesor.