A medida que el área de matriz de los circuitos integrados CMOS continúa aumentando, las interconexiones se volverán dominantes en la determinación del rendimiento de los circuitos desde el punto de vista de la velocidad y el consumo de energía. La inserción uniforme de repetidores es un método efectivo utilizado para reducir la demora de propagación de una señal en líneas largas resistivas-capacitivas. Sin embargo, la inserción no óptima de repetidores produce un rendimiento de circuito no óptimo. En este trabajo, proporcionamos un tratamiento matemático para la inserción óptima de repetidores con restricciones de consumo de energía. En particular, se proporciona una expresión en forma cerrada para el número y tamaño óptimos de repetidores para un búfer de dos etapas utilizado como repetidor. La validación de la solución analítica se evalúa mediante simulaciones de circuitos, comparando el número y tamaño óptimos teóricos de los repetidores a colocar en la línea larga resistiva-capacitiva con los valores simulados.